RISC-V资源列表

处理器实现

• BOOM: Christopher Celio的RV64乱序处理器实现。Chisel, BSD Licensed。 [GitHub] [Doc]

• BottleRocket: RV32IMC微处理器。Chisel， Apache Licensed。   [GitHub]

• bwitherspoon: RV32微处理器。SystemVerilog, ISC Licensed。 [GitHub]

• Clarvi: 剑桥大学教学用RISC-V处理器。SystemVerilog, BSD Licensed。 [GitHub]

• F32: 针对FPGA的RV32微处理器，VHDL，BSD Licensed。 [GitHub]

• GRVI: Gray Research LLC. 针对FPGA优化的RV32微处理器，commercial licensed。 [Web]

• Hummingbird E200. 二级流水线，目标替代Cortex-M0/8051, Verilog, Apache 2.0 licensed。 [GitHub]

• invicta: 一级流水线的RV32微处理器。Verilog，BSD Licensed。 [GitHub]

• Kamikaze: RV32微处理器。Verilog，MIT Liencensed。 [GitHub]

• KCP53000: Samuel A. Falvo II的RV64处理器实现。Verilog, MPL Licensed。 [GitHub]

• nanorv32: 2机流水线的RV32实现。Verilog, GPLv2 Licensed。 [GitHub]

• OpenV: 支持RV32的开源微处理器，Verilog，MIT Licensed，OnChipUIS，来源于哥伦比亚的Universidad Industrial de Santander。 [GitHub]

• ORCA: 支持RV32的开源微处理器，VHDL，BSD Licensed，VectorBlox。 [Github]

• PicoRV32: Clifford Wolf设计的(针对FPGA)RV32微处理器，Verilog，ISC Licensed。 [GitHub]

• Potato: 针对FPGA的RV32微处理器。VHDL，BSD Licensed。 [GitHub]

• RI5CY：支持RV32的开源微处理器
  • PULPino: SystemVerilog，Solderpad Licensed, 来源于苏黎世理工和博洛尼亚大学的PULP项目。 [GitHub] [Web]

• RIDERCORE: RISC-V乱序处理器设计。Verilog, BSD Licensed。 [GitHub]

• River: GNSS Senor Ltd.基于Rocket架构开发的RV64处理器。VHDL, BSD Licensed。 [GitHub]

• Rocket: 支持RV64/32的开源处理器
  • Rocket-Chip: Chisel，BSD Licensed, Free chips project, UC Berkeley分离的开源工程。 [GitHub]
  • Freedom: Chisel，Apache Licensed, SiFive, UC Berkeley分离的初创企业。 [GitHub] [Web]
  • lowRISC：Chisel+SystemVerilog，Solderpad Licensed, 从剑桥大学发起的非盈利组织。 [GitHub] [Web]
  • RoCC: the Rocket customized coprocessor interface 和Rocket处理器紧密互联的的协处理器接口。 [BSG]

• RV12: RoaLogic的RV32微处理器。Verilog, RoaLogic non-commercial Licensed。 [GitHub]

• SCR1: Syntacore的RV32开源微处理器。SystemVerilog，Solerpad Licensed。 [GitHub]

• SHAKTI：印度IIT-Madras的RISC-V处理器系列，Bluespec, BSD Licensed。 [Bitbucket]

• Sodor: 教学用的RISC-V处理器。Chisel, BSD Licensed。 [GitHub]

• uRV: 针对FPGA的RV32微处理器。Verilog，LGPLv3 Licensed. [ohwr]

• VexRiscv: 用SpinalHDL编写的针对FPGA的RV32微处理器。SpinalHDL, MIT Licensed。 [GitHub]

• YARVI: Tommy Thorn设计的RV32I微处理器，Verilog，GPL2v Licensed。 [GitHub]

其他硬件模块

• RISCV-FPU：王逵的FPU设计。 [GitHub]

操作系统

• Linux
  • RISCVEMU: Fabrice Bellard维护的RISC-V Linux emulator。
  • JSLinux: Fabrice Bellard维护的可在浏览器里运行的RISC-V操作系统。
• Linux distribution
  • Debian:Debian RISC-V port
  • Fedora:Fedora RISC-V port
  • Fedora:bootstrap:Fedora RISC-V complation scripts

开发工具

• GNU工具链
  • RISC-V GNU GCC riscv-gnu-toolchain
  • Andes LLVM port riscv-llvm-toolchain
  • lowRISC LLVM upstream patches riscv-llvm
  • lowRISC LLVM integration riscv-llvm-integration
  • Palmer Dabbelt的RISC-V GCC参数解释
  • Palmer Dabbelt的FAQ about RISC-V Software。
• RISC-V C library
  • glibc
  • newlib
  • musl:link1 & link2
• 运行和仿真
  • rv8: x86-64上的RISC-V二进制仿真器，支持即时编译优化。
  • FireSim: 一个由加州伯克利开发的利用FPGA加速的cycle-accurate硬件仿真Amazon F1云平台。
  • MIDAS: 利用FPGA加速的cycle-accurate硬件仿真器，FireSim的后台。
• 在线调试
  • embecosm/riscv-gdbserver: 由Embecosm维护的用于连接GDB的宿主机library，现在还只能用于调试Embecosm的picorv32 port。
• 各种语言支持：
  • Rust toolchain by RISC-V LLVM
  • Go on risc-v

形式化验证

• 指令集的形式化模型
  • Prashant Mundkur (SRI) 的L3模型
  • Clifford Wolf 的Verilog模型和文档
  • Rishiyur Nikhil (Bluespec, Inc.)的BSV模型
  • Peter Sewell (Cambridge)的SAIL模型

文档

• 标准文档
  • RISC-V User Spec V 2.20 [PDF] [GitHub]
  • RISC-V Privileged Spec V 1.10 [PDF] [GitHub]
• 近似标准的文档
  • RISC-V 工具链资料搜集页面 [GitHub]
  • RISC-V ELF psABI Document [GitHub]
  • RISC-V assembly manual [GitHub]
  • RV8 的 ISA 总结 [GitHub]
  • RISC-V 微处理器平台描述 [GitHub] [Web]
  • Device tree文档 [GitHub]
  • Unix-class Platform文档    [GitHub]
• Spike
  • Tutuorial on Spike Internal
• Chisel
  • FAQ
  • User Guide
  • ScalaDoc
  • Chisel Learning Journey
• Rocket
  • SiFive platforms
  • lowRISC SoCs
  • TileLink
  • Rocket-chip阅读笔记
• 教学课程
  • CMU 447 Introduction to Computer Architecture
  • Cornell ECE 4750 Computer Architecture
  • MIT 6.175 Constructive Computer Architecture
  • 丹麦技术大学(DTU) Computer Architecture and Engineering course
  • Berkeley CS61C Great Ideas in machine structure
  • Berkeley EECS151 Introduction to Digital Design and Integrated Circuits
  • Ripes:教学用的图形化处理器流水线
• 书籍
  • David Patterson John Hennessy著：Computer Organization and Design RISC-V Edition
• Blog
  • Nitish Srivastava: Adding custom instruction to RISCV ISA and running it on gem5 and spike

其他

• CNRV中国镜像: 提供大量RISC-V相关工程的国内下载镜像。
• RISC-V wiki: 由Arun维护的近官方RISC-V维科页面。
• What Every Programmer Should Know About Floating-Point Arithmetic
• “RISC-V” from Wikipedia

如果本页中的连接失效，请联系CNRV更新，或直接向网页源码发送PR修正。

本作品采用知识共享署名-非商业性使用-相同方式共享 3.0 中国大陆许可协议进行许可。