RISC-V 双周简报 (2018-04-13)

要点新闻：

• 第八届Workshop议程公布
• AndesTech的64-bit CPU细节
• SiFive融资5000万美元

RV新闻

第八届RISC-V Workshop议程公布

第八届RISC-V Workshop的议程公布了。这次有许多有趣的Topic，像是google的工程师在《Use of RISC-V on Pixel Visual Core》中将介绍他们使用RISC-V的情况。

Link: 8th Workshop的Agenda

关于RISC-V指令集扩展标准化过程的官方解释

3月初，Alex Bradbury向RISC-V提出疑问，希望基金会能够进一步说明RISC-V各工作小组制定RISC-V扩展指令集以及扩展指令集被标准化的流程。 现在RISC-V基金会的Rick O’Connor正式做出了回答:

• RISC-V的工作空间给出了工作小组在45天草案意见征集期的责任：

  5.5 COMMITTEE REPORTS

  Committee Reports shall be made publicly available online via the RISC-V website (www.riscv.org) for external comments and discussion for at least forty-five (45) days before the Board votes on the Committee Reports. The Committee Reports forwarded to the Board shall include a document with the Committee’s response to issues raised by Committee members who voted against such Committee Report and by any dissenting public comments.

(解释：RISC-V董事会针对某一个RISC-V扩展指令集草案投票之前，该草案的修订工作小组必须针对该草案经行45天的公开意见收集。在搜集期后，工作小组需要提交对小组内部的反对意见和公众的反对意见的回复，以供董事会参考。)

• 工作小组需要由RISC-V的技术或市场委员会提出请求，并交与董事会同意。

  As per the Foundation Bylaws the BoD approves Committees and Sub-Committees (Task Groups). Tech Comm and Mktg Comm Chairs bring forward recommendations from their member rosters.

• 45天公示期至董事会投票之间的时间取决于公示期收到的意见。工作小组可能选择继续修订从而重新公示。无论如何，工作小组必须对公示期内意见作出回应。

  Depending on the scope of the feedback and how the comments are dispositioned by the Task Group, the spec in question can be recommended for approval or go back into the editing process. All feedback / comments received must be addressed by the TG.

• 董事会将每月开会一次。不过遇到紧急情况，董事会可以临时开会。

  The BoD meets monthly, but we can always convene an ad-hoc BoD mtg for any spec release that is considered urgent. At this stage the BoD is primarily reviewing to ensure our process as published in the Bylaws has been followed properly with all commentary being addressed as well as reviewing the source of contributed content in the spec.

技术讨论

为什么RISC-V定义4KB为页的大小

页的大小其实和应用程序的执行性能相关。 在不改变实际代码的情况下，改变页的大小有可能就可以明显提升执行性能。 那么，RISC-V为什么要默认定义页的大小为4KB呢？ 其原意看起来是软件的可移植性。 mmap()和mproptect()函数将页大小这个体系结构细节暴露给了软件，而很多软件都是基于4KB大小的页设计的。 如果改变页的大小，很多使用上述函数的程序都可能发生错误。 RISC-V对大页的支持，某种程度上也缓解了多非默认页大小的需求。

• David Chisnall的解释：hw-dev

如何形式化验证 Implementation-defined 的性质?

Formal Spec Task Group的 Rishiyur 最近在isa-dev中提出了它们对于如何形式化验证 Implementation-defined 性质的看法。他们希望使用针对不同的实现，使用不同的 “opaque but deterministic function” 来改变状态。并避免 non-deterministic transform。

这个问题在系统参数有所变化时特别严重，像是改变MISA.C、关掉并再开浮点数寄存器、改变 MISA.MXL都是。MISA.C的问题经过上次的讨论后，已经比较architecture-defined，但在其他情况下，还是 Implementation-defined。举例来说，关掉浮点数寄存器后再开时，裡面的值应该被重设呢？还是要保存关掉前的值？关于这个问题，目前在讨论中还没有结论，但可以确定的是，每个实现都应该选择一个情况，来避免 Non-deterministic transform。

• 更多讨论请见：isa-dev

代码更新

Chisel和FIRRTL更新

Chisel 和 FIRRTL 分别发布了其最新版本 Chisel v3.1.0-RC2 和 FIRRTL v1.1.0-RC2。该版本修正了RC1版本中的错误并提高了性能。

生态系统

RISC-V Debian移植的最新进展

Manuel A. Fernandez Montecelo最近在其debian个人主页上发表他在RISC-V移植上的最新进展。

We have a new port for RISC-V, flavour riscv64 (64-bits little-endian) in Debian Ports.

And it’s doing well.

去年的时候，这位爱好者就曾经尝试过一次移植。而随着软件生态系统越来越成熟。这次，在qemu-system-riscv64上，移植的过程更加顺利。

Link: Debian GNU/Linux port for RISC-V 64-bit (riscv64) in Debian infrastructure (debian-ports)

RISC-V OpenWrt的移植

群头(xfguo)曾在2016年成功移植了一版OpenWrt，当时受限与virtio驱动的一些问题而停止。今年开春，随着各类工具链、linux、qemu都进入了主线。群头开始了一轮新的移植工作，目前已经能够成功在qemu上boot起OpenWrt，网络通信也没有问题。

下一步群头希望能够整理并提交到OpenWrt主线，有兴趣的同学可以clone https://github.com/xfguo/riscv-openwrt-port这个repo，然后按照指示来一步步构建并在qemu上运行。

感谢周有松同学的帮助！同时欢迎有兴趣的同学加入！

实用资料

被关闭的RISC-V B扩展指令集草案

RISC-V的扩展指令集需要由一个RISC-V工作小组制定并提交RISC-V基金会投票通过才能成为正式指令级扩展。 RISC-V工作小组的成员必须是RISC-V基金会会员（会员公司的职员），同时小组的组长必须是一个黄金级别的RISC-V会员。 在2017年，RISC-V有一个工作小组专门制定位操作指令集扩展（B extension）。 但是在工作小组能正式提出草案之前，小组组长所在的公司退出了RISC-V基金会，而其他的小组成员都不是黄金会员，导致工作小组被迫关闭。 现在，曾经的小组成员，Clifford Wolf，将工作小组原有的草案归纳整理，放在了GitHub上，提供给所有人。

• 草案的地址：https://github.com/cliffordwolf/xbitmanip

市场相关

晶心科技(AndesTech)发布其64-bit RISC-V CPU

晶心科技最近将其32-bit RISC-V CPU升级为了64-bit，也就是NX25。我们可以来看看这个CPU的参数。

• AndesStar V5m 64位架构
• 设计哲学：面向大数据的高速且紧凑的核心
• 5级流水线架构
• 动态分支预测
• 支持本地存储和Cache
• 支持AMBA AXI/AHB协议
• JTAG调试模块，支持Exception Redirection
• 一些AndesTech特有的技术：CoDense, StackSafe和PowerBrake
• PLIC中断控制器

性能指标：

• NX25 (64-bit)
  • 3.20 DMIPS/MHz
  • 3.45 Coremark/MHz
  • 63K Gates
  • Freq: 1GHz
  • 0.043mm2 @ T28HPC
• N25 (32-bit)
  • 2.86 DMIPS/MHz
  • 3.48 Coremark/MHz
  • 37K Gates
  • Freq: 1GHz
  • 0.026mm2 @ T28HPC

(图片已获AndesTech授权）

他们最近在国内会举办蹭吃蹭喝会，欢迎参加。

SiFive成功融资C轮5000万美元

SiFive的U540芯片流片成功，这对投资人来说应该是最好的证明，其最近成功的融资了5000万美元，相关的新闻可以说是铺天盖地了。

值得注意的是，SiFive的新投资人中，还包含两家中国投资机构。

投资人列表:

• Sutter Hill Ventures
• Spark Capital
• Osage University Partners
• Chengwei Capital(成为资本)

战略投资者:

• Huami(华米)
• SK Telecom
• Western Digital

Links:

• SiFive Secures $50.6 Million Funding to Advance RISC-V Based Semiconductors
• SiFive gets $50.6M to help companies get their custom chip designs out the dooi
• SiFive raises $50.6 million for licensable custom microprocessors
• SiFive secures $50.6M funding to advance RISC-V based semiconductors
• RISC-V leader gains $50 million in funding and Western Digital vows to build 1 billion chips

SiFive加入Automotive Grade Linux (AGL) Project

Automotive Grade Linux (AGL) 是一个Linux基金会下属的项目，短期内希望提供一个开放的用于车内娱乐系统的操作系统，而长期内希望能够成为面向车联网和无人驾驶的操作系统。丰田、本田、马自达、日产、富士、三菱、福特和捷豹路虎都参与了项目。

SiFive最近也加入了这个项目，这不得不让我们期待RISC-V能在汽车领域大显伸手。

Link: New Members to AGL: ARKAMYA, IVIS, Paragon, SiFive & Trillium

据称三星在其5G RF芯片中使用RISC-V CPU

一位三星员工似乎在Linkedin上泄漏了三星正在开发中的项目，当中包含为其下一代5G RF芯片中使用的RISC-V处理器的验证工作（目前已经删除）。

一些外行可能会认为三星会用RISC-V代替其手机芯片中的应用处理器（AP）。小编的看法是做AP不是那么容易的事情，至少在这颗5G RF Chip中的RISC-V处理器更有可能是一个MCU级别的CPU，而不是一个能够替代ARM Cortex-A系列的CPU。

PS: 这个故事告诉我们，在Linkedin上炫耀自己做了什么是要付出代价的。

Link: 截图链接

行业视角

《连线：用开源设计构建更加专用的芯片》

连线杂志的最新文章《Using Open Source Designs to Create More Specialized Chips》讲到了RISC-V所带来的一些变革。

David Patterson提到： RISC-V能够让几乎所有人来共同参与去解决那些棘手的问题（比如Specture）。另外，那些私有的ISA的问题之一是，如果你想改进设计，你面对的是一家公司。Spectre问题对于计算机体系结构来说一个高难度的挑战，我们需要每个人的参与。

David Patterson, a computer architecture pioneer and vice chair of the board of the RISC-V Foundation, hopes RISC-V will lead to the creation of faster, more efficient, and more secure chips. Chip makers could, for example, collaborate to solve sticky problems like Spectre, the nightmarish security flaw that affects virtually all computer and smartphone chips. “The problem with proprietary architectures is that you have to work for the company, whether that’s Intel, AMD, or Arm, if you want to improve on the designs,” Patterson says. “The Spectre problem is a difficult challenge in computer architecture, what we need is everyone working on it.”

同时，Dave也提到了当前随着AI的兴起，定制话硬件的趋势。

Patterson thinks RISC-V will be useful in creating more specialized types of chips, as opposed to the one-size-fits-all central processing units made by companies like Intel. Specialized chips aren’t new—Nvidia has been selling specialized graphics chips since the 1990s—but the idea has taken off in recent years as companies explore artificial intelligence and try to pack more computational power into everything from cars to barbecue grills. For example, Google uses its “Tensor Processing Units” (TPUs) in its data centers, and its Pixel 2 phone contains a custom chip called the Visual Core that powers the gadget’s camera.

Link: Using Open Source Designs to Create More Specialized Chips

Embedded Computing Design: RISC-V Arrives

Embedded Computing Design的最新文章《RISC-V Arrives》,作者非常深刻的剖析了这个行业！

A year or two ago it might have been easy to pass over RISC-V as an academic project with little real-world relevance, but this is no longer the case. While some industry analysts caution that there is still a long road with a lot of remaining work ahead, the question of the day is not whether RISC-V will take its place alongside the likes of ARM and x86, but rather how thoroughly the ISA will shake-up the processor market.

一两年前，RISC-V可能很容易被认为是一个与没什么实用价值的学术项目，但现在情况已经不同了。或许一些业内分析师表示其仍然有很长的路要走，但当前大家关注的问题已经不再是RISC-V是否会取代ARM和x86之类的地位，而是RISC-V将会以何种方式彻底的改变处理器市场。

There is good reason to believe that the shake-up will be fairly thorough. Core tenets of the RISC-V value proposition include the notions that (1) the art of instruction set design has matured, with diminishing returns from minor differentiation, and (2) industry players have more to gain leveraging a common ISA with proven implementations and robust tools than they do pursuing custom designs for which they must do all the heavy lifting themselves. From embedded controllers to multi-core server processors, every successful RISC-V implementation strengthens that underlying value proposition. As vendors continue to face increasing complexity demands coupled with increasing design costs, it appears that an open ISA is an idea whose time has come.

有充分的理由让我们相信这次的变革(shake-up)会相当彻底。 RISC-V的核心价值主张包括:（1）指令集设计方法已经成熟，微小的差异带来的收益递减;（2）行业参与者会更多地利用通用的ISA和经过验证的强大的工具，而非追求从头开始做定制设计，因为那样的话他们会面临巨大的工作量。从MCU到数据中心中的多核处理器，每一个成功的RISC-V案例都可以强化潜在的价值主张。随着供应商不断面临越来越复杂的需求以及不断增加的设计成本，开放ISA似乎是一个水到渠成想法。

Link: RISC-V Arrives

暴走事件

五月

• 8th RISC-V workshop 第八次RISC-V workshop将在5月7-10日在西班牙举办。

六月

• CNRV的成员和爱好者们正在RISC-V基金会的支持下筹备一场线下活动，时间暂定为2018年6月30日，目前暂定在复旦大学举行。有任何建议、意见和想法，都可以发邮件给群头 xfguo@xfguo.org。

• 2nd CARRV 第二次CARRV workshop(Computer Architecture Research with RISC-V ) 将在6月2日和ISCA 2018共同举办。

招聘简讯

CNRV提供为行业公司提供公益性质的一句话的招聘信息发布，若有任何体系结构、IC设计、软件开发的招聘信息，欢迎联系我们！

整理编集: 宋威、黄柏玮、郭雄飞

欢迎关注微信公众号CNRV，接收最新最时尚的RISC-V讯息！

本作品采用知识共享署名-非商业性使用-相同方式共享 3.0 中国大陆许可协议进行许可。